[공학,기술] [전자회로 experiment(실험)] 정류기 설계(Regulator 설계) > thedays6

[공학,기술] [전자회로 experiment(실험)] 정류기 설계(Regulator 설계)

페이지 정보

작성일 22-11-27 02:53

본문

Download : [공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계).hwp

- (a) RC Filter 회로를 그려라. 그리고 이때 사용된 Filter의 R, C 값은 얼마인가
리플전압 (f : 정류 후의 주파수),
리플율
平均(평균) 전압(1주기 동안) = 약 9V, ILOAD(R만 연결해 놓았을 때) = 0.01A, f = 60Hz,
리플율 20% 일 때 리플전압 = 0.9V

계산결과 C ≒ 87.72uF:소자의 편의를 위해 100u으로 놓고 회로 재구성
시뮬레이션 결과 리플율

- (b) Filter 회로의 주파수 vs. 전압gain의 속성 곡선을 simulation을 이용하여 나타내시오. 그래프에 특정주파수 fc를 나타내시오.

-일정값 수렴하는 특정주파수는 대략적으로 0.5KHz가 된다된다. 다음과정에 의해 Task 를 수행해 보시오.
2. test(실험) 방법
(1) Full Wave Rectifier 회로를 이용하여 10V의 정현파를 양(Positive)의 반쪽(Half)의 sine파를 만들어보라. 이때 Full Wave Rectifier는 4개의 다이오드가 이용되는 Bridge 형태의 Rectifier를 이용하시오.
- (a) Full Wave Rectifier 회로를 그리시오.
- (b) 사용된 input전압의 크기 및 주파수는
→ 전압 : 진폭 10V, 주파수 : 60Hz

- (c) 다이오드의 전류-전압 속성 을 그리시오.

- 약 0.7V에서 급격히 올라가는 것을 볼 수 있다
-
(2) 1의 과정이 완성되면 RC Filter를 이용하여, 리플율(ρ)이 20% 이하인 Wave를 만들어 보라. 참고로 리플율은 전압의 平均(평균)값과 리플전압의 비(Ratio)이다.

- (c) 위의 filter 회로를 2개 연속적으로 (series connection) 하였을 때, 리플율은 어떻게 변하나 …(생략(省略))

[공학,기술] [전자회로 experiment(실험)] 정류기 설계(Regulator 설계)

[공학,기술]%20[전자회로%20실험]%20정류기%20설계(Regulator%20설계)_hwp_01.gif

[공학,기술]%20[전자회로%20실험]%20정류기%20설계(Regulator%20설계)_hwp_02.gif

[공학,기술]%20[전자회로%20실험]%20정류기%20설계(Regulator%20설계)_hwp_03.gif

다.

실험과제/기타
[공학,기술] [전자회로 experiment(실험)] 정류기 설계(Regulator 설계)

설명
순서

Download : [공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계).hwp( 85 )

[공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계) , [공학,기술] [전자회로 실험] 정류기 설계(Regulator 설계)기타실험과제 , 공학 기술 전자회로 실험 정류기 설계 Regulator 설계
공학,기술,전자회로,실험,정류기,설계,Regulator,설계,기타,실험과제

test(실험) 명
Regulator 설계
1. test(실험) 목적
다이오드의 여러 가지 속성 을 이용하여 정현파(sine wave)를 7~10V DC전압으로 만들려고 한다.

뒤로가기 thedays6

본문