thedays.co.kr [PIC] 회로망해석 프로젝트00. > thedays1 | thedays.co.kr report

[PIC] 회로망해석 프로젝트00. > thedays1

본문 바로가기

뒤로가기 thedays1

[PIC] 회로망해석 프로젝트00.

페이지 정보

작성일 22-10-18 22:45

본문




Download : 회로망해석 프로젝트00.hwp




발전이 있기를 기원합니다 ^^






1. 프로젝트 1
1) 페 이 저 회 로
○ 설계 目標(목표)
○ 회로analysis(분석) 및 페이저회로
2) 부하가 흡수하는 실mean or average(평균) 전력 최대값 측정(測定)
3) 자체평가
◦ 업무 분담
4) analysis(분석) 및 토의 결과
ο 회로 analysis(분석)
ο 실mean or average(평균) 전력 최대값 측정(測定)

2. Project2
1) 회 로 설 계
(1) 설계 目標(목표)
(2) RC직렬회로(고역통과필터)
◦ theory(이론)
◦ 차단주파수
○ RC회로도

◦ 파형이 1kHz 일때
- 1kHz 파형도
◦ 파형이 10kHz 일때
◦ 파형이 20kHz 일 때
2) LC직렬회로(저역통과필터)
3) RL회로도
◦ 파형이 1kHz 일 때
◦ 파형이 10kHz 일 때
◦ 파형이 20kHz 일 때
◦ 파형이 100kHz 일 때
4) 신호 분리 필터
파형(10k)
파형(20k)
파형(0.1k)
파형(200k)
5) 자체평가
6) analysis(분석) 및 토의 결과
ο 각 필터의 실사용 예






3) 자체평가
◦ 업무 분담
- 김제훈 : Pspice 시뮬레이션 --- 40%
- 신인식 : 보고서 작성 및 발표 작성 --- 30%
- 이종석 : 발표 준비 및 기본 지식공부 --- 30%

4) analysis(분석) 및 토의 결과
ο 회로 analysis(분석)
- 전류 iR은 전류분배 법칙에 의해 0.55∠-164.1°임을 간단히 구할 수 있음
- 회로는 병렬이므로 R에 걸리는 전압이 회로 전체에 걸리는 전압 됨
- 전압 v는 0.27∠-164.1°
※ 이러한 병렬회로의 경우 R에 걸리는 전류의 위상이 회로전체에 걸리는 전압의 위…(투비컨티뉴드 )
회로망해석 프로젝트00


회로망해석 프로젝트00위 자료 요약정리 잘되어 있으니잘 참고하시어 학업에 나날이 발전이 있기를 기원합니다 ^^회로망해석프로젝트00 , 회로망해석 프로젝트00.공학기술레포트 ,


순서




설명
레포트/공학기술

잘 참고하시어 학업에 나날이

회로망해석 프로젝트00.


회로망해석%20프로젝트00_hwp_01.gif 회로망해석%20프로젝트00_hwp_02.gif 회로망해석%20프로젝트00_hwp_03.gif 회로망해석%20프로젝트00_hwp_04.gif 회로망해석%20프로젝트00_hwp_05.gif 회로망해석%20프로젝트00_hwp_06.gif
회로망해석프로젝트00



,공학기술,레포트

Download : 회로망해석 프로젝트00.hwp( 68 )


위 자료(資料) 요약요점 잘되어 있으니


다.
전체 30,556건 1 페이지
해당자료의 저작권은 각 업로더에게 있습니다.

evga.co.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
Copyright © thedays.co.kr. All rights reserved.
PC 버전으로 보기